Até onde será possível a redução dos transistores de um chip? Até então, acreditava que o limite teórico era a casa dos 10nm, em vista de algumas pesquisas apontarem para a necessidade de uso de técnicas especiais para alcançar este patamar (como o 3D Tri-Gate e o High-K/Metal-Gate FinFET). As dificuldades da Intel em relação a migração para os 10nm e o longo tempo estacionado em revisões do antigo 14nm também corroboravam para este cenário. No entanto, não só vimos os fabricantes ultrapassarem a barreira os 10nm, como também oferecer ao mercado as litografias de 7 e 5nm…
“An important paper on semiconductor technology penned by research scientists from Taiwan Semiconductor Manufacturing Company (TSMC), the National University of Taiwan (NTU), and Massachusetts Institute of Technology (MIT) has been published by Nature (spotted via Verdict). The tripartite have announced a breakthrough in the use of ‘beyond-silicon’ and 2D materials in electronics. The research provides a path to electronics manufacturing processes of 1nm and lower, helping break past the limits of current semiconductor tech and materials.”
— by HEXUS.
Há tempos, são conhecidas as dificuldades técnicas em realizar a redução da litografia e por isto, os cientistas dão uma atenção especial para o potencial dos semicondutores 2D finos (para os padrões atômicos). Estes por sua vez, possuem propriedades elétricas relacionadas a alta resistência de contato e a pouca capacidade de transferência de corrente, que impossibilitava a evolução das tecnologias de fabricação e por isso, inviabilizavam a produção dos chips que conhecemos. Não mais: trabalhando em conjunto, eles conseguiram resolver os problemas acima mencionados, para entregar valores na ordem de 123 micro-ohm e 1.135 microamperes, chamado de “zero Schottky barrier height” (altura de barreira Schottky zero).
Estes avanços foram duramente conquistados durante um período de 18 meses! O MIT fez as principais descubertas por trás da nova tecnologia, ao passo que a TSMC possibilitou a sua otimização através de um “processo de deposição fácil”. Por fim, a NTU utilizou os avanços de sua tecnologia de feixes de íons de hélio, para estreitar o canal do componente para incríveis 1nm. Em um futuro não muito distante, certamente esta (e outras tecnologias) serão utilizadas para os futuros processo de litografia e assim, teremos novos chips na casa dos 1nm. Será que a Lei de Moore continuará em vigor até lá?
Se por um lado, a redução da litografia vai possibilitar a evolução dos processadores na base da “força bruta” (mais transistores, menos consumo elétrico), por outro acredito que os SoCs precisam evoluir bastante no que concerne a projetos & design! Com a tendência dos componentes serem integrados em um único chip, com certeza veremos cenários em que um PC desktop ou notebook não passará de um simples caixa, necessitando apenas de um módulo computacional e com todos os recursos integrados (bem parecido com as placas Raspberry Pi) para ser conectado a eles, facilitando inclusive o upgrade da máquina sem a troca de todo o equipamento!
Pois a Apple já deu o seu primeiro passo com o seu SoC ARM M1… &;-D