TSMC e parceiros anunciam avanços nas pesquisas para a litografia de 1nm!
Até onde será possível a redução dos transistores de um chip? Até então, acreditava que o limite teórico era a casa dos 10nm, em vista de algumas pesquisas apontarem para a necessidade de uso de técnicas especiais para alcançar este patamar (como o 3D Tri-Gate e o High-K/Metal-Gate FinFET). As dificuldades da Intel em relação … Read more